Orthogone a utilisé une approche holistique pour développer plusieurs versions de l’Ethernet MAC/PCS pour prendre en charge plusieurs débits de données et options de correction des erreurs de transfert (FEC). Une seule plateforme de code source Verilog a été utilisée pour prendre en charge toutes les configurations, options et nœuds de processus technologiques. Cela a grandement simplifié le test, l’intégration et la régression et a permis une conception uniforme pour toutes les options et configurations.
De multiples innovations dans la conception des algorithmes de traitement des données ont permis de limiter grandement l’utilisation des ressources et d’obtenir des performances de latence étonnantes, ce qui rend les cœurs idéaux pour les applications où la latence est essentielle (par exemple, les transactions algorithmiques).
