Innovation de pointe en mammographie numérique

Le défi

Développer un détecteur numérique pour mammographie en tenant compte des augmentations de coûts de développement et de temps de mise en marché généralement associées à la certification et à la qualification médicales.

Client: Analogic – NASDAQ : ALOG

Emplacement: MONTRÉAL, QC, CANADA

Intégrer la flexibilité dans la conception pour prolonger le cycle de vie du produit.

Mettre en place des technologies qui favorisent la réutilisation dans de multiples applications.

François Boucher, directeur de l’ingénierie

Depuis plus de 40 ans, Analogic crée des marchés en anticipant et en relevant certains des défis médicaux et techniques les plus complexes du monde dans des domaines tels que la tomographie assistée par ordinateur, les ultrasons, la mammographie numérique et l’imagerie par résonance magnétique (IRM).

Comment nous procédons

Pour surmonter ces difficultés, Orthogone a mis en place une plateforme universelle très polyvalente basée sur un FPGA avec des processeurs ARM intégrés. La conception de cette plateforme favorise la réutilisation de la technologie dans une vaste gamme de produits et de multiples applications.

Le système a également été conçu pour permettre aux ingénieurs en logiciel et aux chercheurs de développer et de mettre en œuvre leurs nouveaux algorithmes de traitement d’images sans avoir à connaître la mise en œuvre du FPGA.

Contactez-nous

L’innovation révolutionnaire

Le résultat

Grâce à une conception et une utilisation innovantes de la technologie, Orthogone a pu développer une solution polyvalente et facile d’utilisation qui maintient son avantage concurrentiel sur les cycles de vie prolongés des produits.

CONCEPTION MATÉRIELLE

LA CONCEPTION ÉLECTRONIQUE D’UNE CARTE DE CIRCUIT IMPRIMÉ (PCB) À HAUTE VITESSE ET À TRÈS FAIBLE BRUIT COMPRENANT :

Concept et architecture matériels et mécaniques
Conception matérielle à faible bruit des circuits analogiques
Conception matérielle basée sur le MPSoC UltraScale+ de Xilinx et de multiples périphériques (banques de mémoire DDR-4, USB Type-C, interfaces de capteurs, etc.)
Simulations de circuits à signaux mixtes à grande vitesse après la disposition
Conception du FPGA d’un moteur de traitement d’images hautement programmable. Le système est partitionné afin de découpler facilement le développement logiciel des algorithmes de l’accélération matérielle hautement optimisée par le FPGA
Accélération matérielle FPGA des algorithmes de traitement d’images

DÉVELOPPEMENT LOGICIEL

Progiciel de prise en charge de cartes et pilotes de périphériques (MPSoC Xilinx, USB Type-C, I2C, QSPI Flash, transferts DMA, mises à niveau des logiciels/micrologiciels, etc.)
Plateformes prises en charge : Linux, Mentor Embedded Linux, Nucleus RTOS
Développement de logiciels et optimisation des fonctions de traitement d’images bénéficiant de bout en bout de l’accélération matérielle (des capteurs d’acquisition jusqu’à l’interface de communication externe, par exemple le PC hôte)

Technologie
utilisée